Datasheet Diodes 74LVCH2T45RA3-7 — Ficha de datos

Hojas de datos

Precios

Descripción detallada

El pin de dirección (DIR) y el puerto A, que consta de los pines 1A y 2A, tienen niveles lógicos en relación con V _CC (A), mientras que el puerto B, que consta de los pines 1B y 2B, tienen niveles lógicos relacionados con V _CC (B). Esta disposición permite la traducción universal de bajo voltaje entre cualquier voltaje de 1.2V a 5.5V. Cuando se aplica un nivel lógico ALTO al pin de dirección, los pines del puerto A se convierten en entradas y los pines del puerto B son salidas. Por el contrario, los roles de los puertos se invierten cuando el pin de dirección se afirma BAJO. La función de tres estados (Ioff) coloca todos los pines del puerto en un estado de alta impedancia cuando cualquiera de las fuentes de alimentación está a 0 V, lo que evita y daña las corrientes de reflujo y proporciona aislamiento eléctrico de apagado de hasta 5,5 V para no interferir con ninguna actividad lógica en ninguno de los puertos. El 74LVCH2T45 es una variante del 74LVC2T45 que incluye una función de retención de bus en cada entrada. La función de retención de bus mantiene el nivel lógico anterior, por lo que siempre hay presente un nivel lógico válido que elimina la necesidad de resistencias adicionales para entradas no utilizadas o desconectadas.

Embalaje

Paramétricos

Linea modelo

Clasificación del fabricante

• Logic > Dual Gate Logic

Otros nombres:

74LVCH2T45RA37, 74LVCH2T45RA3 7