Datasheet Texas Instruments SN74S112A — Ficha de datos

FabricanteTexas Instruments
SerieSN74S112A
Datasheet Texas Instruments SN74S112A

Chanclas dobles JK con borde negativo disparado con claro y preestablecido

Hojas de datos

Dual J-K Negative-Edge-Triggered Flip-Flops With Preset And Clear datasheet
PDF, 1.3 Mb, Archivo publicado: marzo 1, 1988
Extracto del documento

Precios

Estado

SN74S112ADSN74S112ANSN74S112AN3
Estado del ciclo de vidaObsoleto (El fabricante ha interrumpido la producción del dispositivo)Activo (Recomendado para nuevos diseños)Obsoleto (El fabricante ha interrumpido la producción del dispositivo)
Disponibilidad de muestra del fabricanteNoNoNo

Embalaje

SN74S112ADSN74S112ANSN74S112AN3
N123
Pin161616
Package TypeDNN
Industry STD TermSOICPDIPPDIP
JEDEC CodeR-PDSO-GR-PDIP-TR-PDIP-T
Width (mm)3.916.356.35
Length (mm)9.919.319.3
Thickness (mm)1.583.93.9
Pitch (mm)1.272.542.54
Max Height (mm)1.755.085.08
Mechanical DataDescargarDescargarDescargar
Package QTY25
CarrierTUBE
Device MarkingSN74S112AN

Paramétricos

Parameters / ModelsSN74S112AD
SN74S112AD
SN74S112AN
SN74S112AN
SN74S112AN3
SN74S112AN3
Approx. Price (US$)0.82 | 1ku0.82 | 1ku
Bits2
Bits(#)22
F @ Nom Voltage(Max), Mhz50
F @ Nom Voltage(Max)(Mhz)5050
ICC @ Nom Voltage(Max), mA6
ICC @ Nom Voltage(Max)(mA)66
Input TypeTTLTTL
Output Drive (IOL/IOH)(Max), mA-1/20
Output Drive (IOL/IOH)(Max)(mA)-1/20-1/20
Output TypeTTLTTL
Package GroupSOICPDIPPDIP
Package Size: mm2:W x L, PKGSee datasheet (PDIP)
Package Size: mm2:W x L (PKG)See datasheet (PDIP)See datasheet (PDIP)
RatingCatalogCatalogCatalog
Schmitt TriggerNoNoNo
Technology FamilySSS
VCC(Max), V5.25
VCC(Max)(V)5.255.25
VCC(Min), V4.75
VCC(Min)(V)4.754.75
Voltage(Nom), V5
Voltage(Nom)(V)55
tpd @ Nom Voltage(Max), ns20
tpd @ Nom Voltage(Max)(ns)2020

Plan ecológico

SN74S112ADSN74S112ANSN74S112AN3
RoHSDesobedienteObedienteDesobediente
Pb gratisNoNo

Linea modelo

Serie: SN74S112A (3)

Clasificación del fabricante

  • Semiconductors> Logic> Flip-Flop/Latch/Register> J-K Flip-Flop