Datasheet Texas Instruments DS90CR286AMTD — Ficha de datos

FabricanteTexas Instruments
SerieDS90CR286A
Numero de parteDS90CR286AMTD
Datasheet Texas Instruments DS90CR286AMTD

+ 3.3V Rising Edge Data Strobe Receptor LVDS Enlace de canal de 28 bits - 66 MHz 56-TSSOP -40 a 85

Hojas de datos

DS90CR286A/-Q1 (or DS90CR216A) 3.3-V Rising Edge Data Strobe LVDS Receiver 28-Bit (or 21-Bit) Channel Link-66 MHz datasheet
PDF, 2.4 Mb, Revisión: H, Archivo publicado: enero 18, 2016
Extracto del documento

Precios

Estado

Estado del ciclo de vidaNRND (No recomendado para nuevos diseños)
Disponibilidad de muestra del fabricanteNo

Embalaje

Pin5656
Package TypeDGGDGG
Industry STD TermTSSOPTSSOP
JEDEC CodeR-PDSO-GR-PDSO-G
Package QTY3434
CarrierTUBETUBE
Device Marking>BDS90CR286AMTD
Width (mm)6.16.1
Length (mm)1414
Thickness (mm)1.151.15
Pitch (mm).5.5
Max Height (mm)1.21.2
Mechanical DataDescargarDescargar

Reemplazos

ReplacementDS90CR286AMTD/NOPB
Replacement CodeS

Paramétricos

Clock Max66 MHz
Clock Min20 MHz
Compression Ratio28 to 4
Data Throughput1848 Mbps
ESD7 kV
FunctionDeserializer
Input CompatibilityLVDS
Operating Temperature Range-40 to 85 C
Output CompatibilityLVCMOS
Package GroupTSSOP
Package Size: mm2:W x L56TSSOP: 113 mm2: 8.1 x 14(TSSOP) PKG
Parallel Bus Width28 bits
ProtocolsChannel-Link I
RatingCatalog
Supply Voltage(s)3.3 V

Plan ecológico

RoHSSee ti.com

Kits de diseño y Módulos de evaluación

  • Evaluation Modules & Boards: FLINK3V8BT-85
    Evaluation Kit for FPD-Link Family of Serializer and Deserializer LVDS Devices
    Estado del ciclo de vida: Activo (Recomendado para nuevos diseños)

Notas de aplicación

  • CHANNEL LINK Moving and Shaping Information In Point-To-Point Applications
    PDF, 269 Kb, Archivo publicado: oct 5, 1998
  • Multi-Drop Channel-Link Operation
    PDF, 212 Kb, Archivo publicado: oct 4, 2004
  • AN-1108 Channel-Link PCB and Interconnect Design-In Guidelines
    PDF, 245 Kb, Archivo publicado: mayo 15, 2004
    Application Note 1108 Channel-Link PCB and Interconnect Design-In Guidelines
  • Receiver Skew Margin for Channel Link I and FPD Link I Devices
    PDF, 418 Kb, Archivo publicado: enero 13, 2016

Linea modelo

Clasificación del fabricante

  • Semiconductors > Interface > LVDS/M-LVDS/PECL > SerDes/Channel-Link