Datasheet Texas Instruments CDCVF855 — Ficha de datos

FabricanteTexas Instruments
SerieCDCVF855
Datasheet Texas Instruments CDCVF855

Controlador de reloj DDR de lazo de bloqueo de fase de 2.5V

Hojas de datos

1.5-V Phase-Lock Loop Clock Driver datasheet
PDF, 788 Kb, Revisión: A, Archivo publicado: mayo 3, 2007
Extracto del documento

Precios

Estado

CDCVF855PWCDCVF855PWG4CDCVF855PWRCDCVF855PWRG4
Estado del ciclo de vidaActivo (Recomendado para nuevos diseños)Activo (Recomendado para nuevos diseños)Activo (Recomendado para nuevos diseños)Activo (Recomendado para nuevos diseños)
Disponibilidad de muestra del fabricanteNoNo

Embalaje

CDCVF855PWCDCVF855PWG4CDCVF855PWRCDCVF855PWRG4
N1234
Pin28282828
Package TypePWPWPWPW
Industry STD TermTSSOPTSSOPTSSOPTSSOP
JEDEC CodeR-PDSO-GR-PDSO-GR-PDSO-GR-PDSO-G
Package QTY505020002000
CarrierTUBETUBELARGE T&RLARGE T&R
Device MarkingCDCVF855CDCVF855CDCVF855CDCVF855
Width (mm)4.44.44.44.4
Length (mm)9.79.79.79.7
Thickness (mm)1111
Pitch (mm).65.65.65.65
Max Height (mm)1.21.21.21.2
Mechanical DataDescargarDescargarDescargarDescargar

Paramétricos

Parameters / ModelsCDCVF855PW
CDCVF855PW
CDCVF855PWG4
CDCVF855PWG4
CDCVF855PWR
CDCVF855PWR
CDCVF855PWRG4
CDCVF855PWRG4
Absolute Jitter (Peak-to-Peak Cycle or Period Jitter), ps65656565
Number of Outputs4444
Operating Frequency Range(Max), MHz220220220220
Operating Frequency Range(Min), MHz60606060
Package GroupTSSOPTSSOPTSSOPTSSOP
Package Size: mm2:W x L, PKG28TSSOP: 62 mm2: 6.4 x 9.7(TSSOP)28TSSOP: 62 mm2: 6.4 x 9.7(TSSOP)28TSSOP: 62 mm2: 6.4 x 9.7(TSSOP)28TSSOP: 62 mm2: 6.4 x 9.7(TSSOP)
RatingCatalogCatalogCatalogCatalog
VCC, V2.52.52.52.5
t(phase error), ps50505050
tsk(o), ps40404040

Plan ecológico

CDCVF855PWCDCVF855PWG4CDCVF855PWRCDCVF855PWRG4
RoHSObedienteObedienteObedienteObediente

Linea modelo

Clasificación del fabricante

  • Semiconductors> Clock and Timing> Clock Buffers> Zero Delay Buffers