Datasheet Texas Instruments CDCVF855PWRG4 — Ficha de datos
| Fabricante | Texas Instruments |
| Serie | CDCVF855 |
| Numero de parte | CDCVF855PWRG4 |
Controlador de reloj DDR de bucle de bloqueo de fase de 2.5V 28-TSSOP
Hojas de datos
1.5-V Phase-Lock Loop Clock Driver datasheet
PDF, 788 Kb, Revisión: A, Archivo publicado: mayo 3, 2007
Extracto del documento
Precios
Estado
| Estado del ciclo de vida | Activo (Recomendado para nuevos diseños) |
| Disponibilidad de muestra del fabricante | No |
Embalaje
| Pin | 28 |
| Package Type | PW |
| Industry STD Term | TSSOP |
| JEDEC Code | R-PDSO-G |
| Package QTY | 2000 |
| Carrier | LARGE T&R |
| Device Marking | CDCVF855 |
| Width (mm) | 4.4 |
| Length (mm) | 9.7 |
| Thickness (mm) | 1 |
| Pitch (mm) | .65 |
| Max Height (mm) | 1.2 |
| Mechanical Data | Descargar |
Paramétricos
| Absolute Jitter (Peak-to-Peak Cycle or Period Jitter) | 65 ps |
| Number of Outputs | 4 |
| Operating Frequency Range(Max) | 220 MHz |
| Operating Frequency Range(Min) | 60 MHz |
| Package Group | TSSOP |
| Package Size: mm2:W x L | 28TSSOP: 62 mm2: 6.4 x 9.7(TSSOP) PKG |
| Rating | Catalog |
| VCC | 2.5 V |
| t(phase error) | 50 ps |
| tsk(o) | 40 ps |
Plan ecológico
| RoHS | Obediente |
Linea modelo
Serie: CDCVF855 (4)
- CDCVF855PW CDCVF855PWG4 CDCVF855PWR CDCVF855PWRG4
Clasificación del fabricante
- Semiconductors > Clock and Timing > Clock Buffers > Zero Delay Buffers